Ein separater CoaXPress-over-Fiber-Bridge-IP-Core ist für den Einsatz mit Glasfaserkabeln verfügbar, um größere Entfernungen, höhere Geschwindigkeiten oder raue Umgebungsbedingungen zu bewältigen.

Hervorragende Unterstützung durch Coaxlink-Framegrabber. Das integrierte Memento-Tool ist eine große Hilfe beim Debuggen.

Voll funktionsfähiges Referenzdesign: Die FPGA-Lösungen von S2I werden als eigenständiges, voll funktionsfähiges Referenzdesign geliefert, das auf einer vereinbarten gemeinsamen Plattform zusammen mit FPGA-IP Cores läuft. Dies minimiert die Entwicklungszeit und ermöglicht eine erstklassige Leistung bei geringem Platzbedarf, während gleichzeitig genügend Flexibilität für die Anpassung des Designs bleibt. Die Sensor-to-Image-Kerne sind kompakt und lassen genügend Platz im FPGA für Ihre Anwendung.

Die erste Komponente des IP Core ist das Top-Level-Design. Es handelt sich dabei um eine Schnittstelle zwischen externer Hardware (Imager, Sensoren, CXP PHY) und der internen Datenverarbeitung des FPGA. Wir liefern dieses Modul als VHDL-Quellcode, der an kundenspezifische Hardware angepasst werden kann.

Eine FPGA-integrierte CPU (MicroBlaze, NIOS, ARM, Risc V) wird für verschiedene nicht zeitkritische Steuerungs- und Konfigurationsaufgaben mit dem CXP-Device/Host-Kern verwendet. Diese Software ist in C geschrieben und kann vom Kunden leicht erweitert werden.

Das Videoerfassungsmodul des Referenzdesigns simuliert eine Kamera mit einem Testbildgenerator. Dieses Modul wird als VHDL-Quellcode geliefert, der im endgültigen Kameradesign durch eine Sensorschnittstelle und eine Pixelverarbeitungslogik ersetzt werden muss.

Einige Teile des Designs werden nur als Binärdateien geliefert (z. B. die CXP-Steuerungsprotokollbibliothek), während andere Teile als Quellcode geliefert werden. Das Design-Framework enthält alle erforderlichen Designdateien und Kerne sowie Vivado- oder Quartus-Projektdateien. Es ist als CXP-Kamerasystem mit einem konfigurierbaren Testmustergenerator konfiguriert. Dieses System wird als Referenzdesign für ein handelsübliches Evaluierungsboard geliefert. Das Referenzdesign verwendet die Entwicklungswerkzeuge von AMD oder Altera (nicht im Lieferumfang enthalten).

Um die Funktionalität der verschiedenen Referenzplatinen zu erweitern, haben wir FMC-Karten (FPGA Mezzanine Cards) entwickelt, die zusätzliche Schnittstellen bereitstellen. Wir bieten Platinen für CXP-6- und CXP-12-fähige Hardware mit Microchip- oder Macom-Chipsätzen an.

Die CXP-Streaming-Schnittstelle empfängt alle Daten vom Videosensorausgang zum CXP-PHY. Sie erreicht die volle Geschwindigkeit auf dem Streaming-Kanal gemäß der CXP-Spezifikation. Die CXP-Steuerschnittstelle empfängt und sendet alle Daten vom CXP-Steuerkanal vom und zum CXP PHY und implementiert den Steuerkanal gemäß der CXP-Spezifikation. Der CXP-Paketkomponist sendet alle Daten an den CXP-Transportschicht-Controller, der die Hochgeschwindigkeitsschnittstelle zu den FPGA-Transceivern implementiert. IP mit 32- oder 64-Bit-Datenpfad für ein optimales Verhältnis zwischen Ressourcen und Leistung verfügbar.